 |
|
|
エンジニア の プロフィール |
| |
■ RFDN エンジニア の 紹介
高度な技術に加え、経験的な要素も 要求される 高周波回路設計 において、RFDN の エンジニア は まだまだ若輩者で、日々 レベルアップ に
努めておりますが、以下に 主な 技術経歴 を 記させて頂きます。
エンジニア は、25年以上にわたり 主に スペクトラム・アナライザ や RF シグナルソース の開発・設計に従事
してまいりました。 そして 中でも 周波数シンセサイザ の設計を 得意 としております。
RFDN では、以下の経験を生かして、お客様の研究・開発支援 及び 補助業務を フレンドリ に 行います！
RFエンジニア としてお使いください！
| ・ エサキダイオード なつかしい を 用いた トンネル分周回路の設計 |
| ・ 小型・安価スペアナ用 RF.ミキサ、IF.フィルタ、ステップ・アンプ の設計 |
| ・ スペアナ用 21.4MHz 100dB 高ダイナミックレンジ Log Amp 及び Detector の設計 |
| ・ スペアナ用 安価 4〜8GHz YTO. 周波数シンセサイザ ローカル の設計 |
| ・ シグナルソース用 ワイド FM 変調回路 の設計 |
| ・ ネットワーク 及び シグナルソース用 高ダイナミックレンジ AGC デテクター の設計 |
| ・ CDMA シグナル・ソース用 高安定ノイズソース 及び 妨害波 周波数シンセサイザ の設計 |
| ・ Microstrip line を用いた 広帯域、ローノイズ VCO の設計 |
| ・ 高周波 オーバートーン Crystal オシレータ VCXO の 超 ローノイズ 設計 |
| ・ 高安定度、超 ローノイズ、低ジッタ 200MHz VCXO PLL の設計 |
| ・ RF Sパラ 及び スパイス シュミレータを用いた オシレータの解析手段、設計方法 の確立 |
| ・ PLL ループ の 位相雑音モデル化 による PLL ノイズ検証、設計方法 の確立 |
| ・ PLL てい倍方式 9GHz帯 高安定、ローノイズ リファレンスシンセサイザ の設計 |
| ・ ASP を 用いた Web.ページ の構築 |